



Ingebedde systemen: hardware synthese (E731037)

Wegens Covid19 kan mogelijk afgeweken worden van de onderwijs- en evaluatievormen. Dergelijke afwijkingen zullen via Ufora worden gecommuniceerd.

Cursusomvang (nominale waarden; effectieve waarden kunnen verschillen per opleiding)

Studiepunten 6.0 Studietijd 180 u Contacturen 60.0 u

Aanbodsessies en werkvormen in academiejaar 2020-2021

A (semester 2)	Nederlands	Gent	werkcollege: PC- klasoefeningen	24.0 u
			project	24.0 u
			hoorcollege	12.0 u

Lesgevers in academiejaar 2020-2021

Veelaert, Peter	TW07	Verantwoordelijk lesgever
Van Cauwelaert, Dimitri	TW07	Medewerker

Aangeboden in onderstaande opleidingen in 2020-2021

	stptn	aanbodsessie
Bachelor of Science in de industriële wetenschappen (afstudeerrichting elektronica-ICT)	6	A
Schakelprogramma tot Master of Science in de industriële wetenschappen: elektronica-ICT (afstudeerrichting ICT)	6	A
Schakelprogramma tot Master of Science in de industriële wetenschappen: elektronica-ICT (afstudeerrichting elektronica)	6	A
Schakelprogramma tot Master of Science in de industriële wetenschappen: elektronica-ICT (afstudeerrichting ingebedde systemen)	6	A
Vorbereidingsprogramma tot Master of Science in de industriële wetenschappen: elektronica-ICT (afstudeerrichting ICT)	6	A
Vorbereidingsprogramma tot Master of Science in de industriële wetenschappen: elektronica-ICT (afstudeerrichting elektronica)	6	A
Vorbereidingsprogramma tot Master of Science in de industriële wetenschappen: elektronica-ICT (afstudeerrichting ingebedde systemen)	6	A

Onderwijstalen

Nederlands

Trefwoorden

Hardwaresynthese, hardwarebeschrijvingstaal, VHDL

Situering

De globale doelstelling is parate kennis te verwerven van VHDL waarbij de nadruk ligt op synthese en simulatie. Punten waar bijzondere aandacht wordt aan besteed zijn:

- het verschil tussen implementaties van algoritmes in hardware en software;
- het verschil tussen een model voor simulatie en een model geschikt voor synthese;
- beschrijving van efficiënte hardware met gedragsanalyse

Inhoud

Theorie

- Digitaal ontwerp met hardwarebeschrijvingstalen
- Entiteiten en architecturen
- Signalen en datatypes
- Dataflowbeschrijving combinatorische hardware
- Gedragsbeschrijving combinatorische hardware
- Event-gestuurde simulatie en testbanken
- Modelering van sequentiële componenten (latches, flipflops, registers, tellers)
- FSMs, ASM-kaarten en RTL-ontwerp in een HDL

- Modelering bussen en tri-state logic
- Packages, bibliotheken, functies, procedures

Labo

- Leren werken met een toolchain
- HDL-beschrijvingen op basis van ASM-kaarten
- Modellen programmeren en testen op FPGA
- Tijds- en performantieanalyse
- Een meer uitgebreide ontwerpsopdracht

Begincompetenties

Vertrouwd zijn met digitale bouwstenen en de basis van digitaal ontwerp. Basiskennis hardwarebeschrijvingstalen (bijvoorbeeld VHDL, Verilog).

Eindcompetenties

- 1 In staat zijn digitale logica te ontwerpen met een hoogniveaubeschrijvingstaal
- 2 Kunnen simuleren van een HDL-ontwerp en het beheersen van het verificatie- en validatieproces
- 3 In staat zijn te werken met een complexe toolchain
- 4 Kunnen ontwerpen in teamverband

Creditcontractvoorwaarde

Toelating tot dit opleidingsonderdeel via creditcontract is mogelijk mits gunstige beoordeling van de competenties

Examencontractvoorwaarde

Dit opleidingsonderdeel kan niet via examencontract gevolgd worden

Didactische werkvormen

Hoorcollege, project, werkcollege: PC-klasoefeningen

Toelichtingen bij de didactische werkvormen

Het hoorcollege en werkcollege vormen een nauw verweven geheel. De aangeleerde theoretische concepten worden toegelicht en onmiddellijk uitgewerkt en inge oefend in het laboratorium. Als project is er een meer uitgebreide ontwerp opdracht waarvan het resultaat als werkstuk moet ingediend worden. Aanwezigheid op de aanbodsessies is verplicht (zie ook eindscoreberekening). Omwille van COVID19 kunnen gewijzigde werkvormen uitgerold worden indien dit noodzakelijk blijkt.

Leermateriaal

Slides op Ufora.
Opdrachten, handleidingen en leermateriaal op Ufora.
HDL-software op Athena of gratis te downloaden.

Referenties

Kenneth Short, VHDL for Engineers
Sudhakar Yalamanchili, VHDL: From Simulation to Synthesis
Steven Redant, Hardware beschrijven en simuleren in VHDL

Vakinhoudelijke studiebegeleiding

De studenten worden intensief begeleid tijdens de contacturen. De studenten kunnen tijdens vooraf aangeduide uren of na afspraak bijkomende uitleg of verduidelijking vragen. Bijkomende begeleiding is voorzien via de elektronische leeromgeving.

Evaluatiemomenten

periodegebonden evaluatie

Evaluatievormen bij periodegebonden evaluatie in de eerste examenperiode

Mondeling examen, werkstuk

Evaluatievormen bij periodegebonden evaluatie in de tweede examenperiode

Mondeling examen, werkstuk

Evaluatievormen bij niet-periodegebonden evaluatie

Gedragsevaluatie op de werkvloer, verslag

Tweede examenkans in geval van niet-periodegebonden evaluatie

Examen in de tweede examenperiode is niet mogelijk

Toelichtingen bij de evaluatievormen

De theorie wordt beoordeeld in een mondeling examen met schriftelijke voorbereiding. Het werkstuk (dat wil zeggen het resultaat van het project) wordt beoordeeld aan de hand van een schriftelijk verslag, de ingediende HDL-code en een mondelinge toelichting.

Eindscoreberekening

- Periodegebonden evaluatie: 2/3 van de totale punten
 - Verslag en mondelinge toelichting van het werkstuk: 1/2 van de PE
 - Beheersing van de theorie: 1/2 van de PE
- Niet-periodegebonden evaluatie: 1/3 van de totale punten
 - Gedragsevaluatie aanbodsessies: 1/3 van de NPE (deelname aan de aanbodsessies is verplicht)
 - Ingediende verslagen: 2/3 van de NPE